专利摘要:
導波路を作製する方法は、(a)基板(22)と、基板上の下部クラッディング(20)層と、下部クラッディング層上に窒化ケイ素、アモルファスシリコン、又はアモルファスシリコン−ゲルマニウム合金を含むコア層(24)と、を含む導波路構成体を提供すること、(b)コア層をパターン化すること、及び(c)導波路構成体をアニール(28)すること、を含む。
公开号:JP2011505596A
申请号:JP2010536077
申请日:2008-11-21
公开日:2011-02-24
发明作者:イ,ヤシャ;ジェイ. コチ,バリー;テリー;エル. スミス,;ジュン−イン チャン,
申请人:スリーエム イノベイティブ プロパティズ カンパニー;
IPC主号:G02B6-13
专利说明:

[0001] 本発明は、光導波路を作製する方法に関する。別の態様では、本発明は窒化ケイ素系及びアモルファスシリコン系の光導波路に関する。]
背景技術

[0002] 光導波路は、一般的に光通信の用途に使われる。光導波路は普通下部クラッディング層と上部クラッディング層との間に挟まれているコア層を含む。一般的には、コア層は下部及び上部クラッディング層よりも高い屈折率を有する。]
[0003] 従来、コア及びクラッディング層を形成するためにシリカが使われたが、コア層はクラッディング層に対してその屈折率を上げるために(例えば、ゲルマニウム、リン、又はチタンで)ドープされた。近年においては、プラズマ化学気相堆積法(PECVD)によって成長した窒化ケイ素又は酸窒化ケイ素のコア層を使うことによってコア層とクラッディング層との間の屈折率差がより大きい光導波路を作製することにいっそう重点的に取り組まれている。]
[0004] しかしながら、PECVDで成長した窒化ケイ素及び酸窒化ケイ素のコア層においては、光通信用途において使用される赤外(IR)波長で高い光学的損失(例えば、5〜10dB/cm)がしばしば観測されている。この損失は、シラン、亜酸化窒素、及び/又はアンモニアガスの前駆体からPECVD中にコア層に組み入れられるSi−H、N−H及び−OHの結合に起因していると考えられている。したがって、コア層内のSi−H、N−H及び−OHの結合を取り除くために、コア層を高温でアニールする必要がある。]
[0005] したがって、窒化ケイ素系及び酸窒化ケイ素系のリッジ導波路は、通常図1(a)〜1(e)に示される順序に従って作製される。まず、図1(a)に示されているように、下部クラッディング層10(例えば、二酸化ケイ素の下部クラッディング)がシリコンウェハの基板12の上に堆積される。それから、図1(b)に示されているように、窒化ケイ素又は酸窒化ケイ素のコア層14が、PECVDを使って下部クラッディング層10の上に堆積される。次に、図1(c)に描かれているように、この構造体がアニールされ18、それから図1(d)に示されているように、コア層14がパターン化される。最後に、図1(e)に示されているように、上部クラッディング層16(例えば、二酸化ケイ素の上部クラッディング層)が、アニールされパターン化されたコア層14の上に堆積される。]
発明が解決しようとする課題

[0006] しかしながら、約1.6を超える屈折率を有する酸窒化ケイ素のコア層は、高温のアニーリング(例えば、約1000℃以上でのアニーリング)の結果として亀裂を起こすことがある。亀裂の発生は、酸窒化ケイ素のコア層、クラッディング層、及びシリコンウェハの異なる熱膨張係数による。この異なる熱膨張係数は、層内の誘発された引張応力の数値が許容できないほど高くなるのを引き起こす。亀裂発生の問題は、窒化ケイ素膜が酸窒化ケイ素膜よりも高い引張応力を有しているため、窒化ケイ素では更に悪化することがある。]
課題を解決するための手段

[0007] 前述を考慮し、コア層の屈折率が約1.6を超える光学的損失の低いリッジ導波路を作製する方法の必要性があるものと我々は認識する。]
[0008] 簡潔に言えば、一つの態様では、本発明は、光導波路を作製する方法を提供する。本方法は、(a)基板と、基板上の下部クラッディング層と、下部クラッディング層上に窒化ケイ素、アモルファスシリコン、又はアモルファスシリコン−ゲルマニウム合金を含むコア層と、を含む導波路構成体を提供すること、(b)コア層をパターン化すること、及び(c)導波路構成体をアニールすること、を含む。好ましくは、本方法は、コア層をパターン化した後かつ光導波路構成体をアニールする前に、上部クラッディング層をコア層上に堆積させることを更に含む。]
[0009] 意外にも本発明の方法は、コア層をパターン化する前にアニーリングを実行する従来のリッジ導波路の作製方法と比べて、低い温度で及び短時間に、窒化ケイ素、アモルファスシリコン、又はアモルファスシリコン−ゲルマニウム合金のコア層の効果的で亀裂のないアニーリングを可能にする。本発明の方法の低温でのアニーリングは、高温でのアニーリングと比べて応力を低減することができ、それによってデバイスの品質を高めることができる。]
[0010] 別の態様では、本発明は、リング共振器を作製する方法を提供する。本方法は、(a)基板と、基板上の下部クラッディング層と、下部クラッディング層上に窒化ケイ素、アモルファスシリコン、又はアモルファスシリコン−ゲルマニウム合金を含むコア層と、を含む導波路構成体を提供すること、(b)コア層をパターン化すること、(c)上部クラッディング層をコア層上に堆積してサンドイッチ型導波路構成体を提供すること、(d)サンドイッチ型導波路構成体をアニールすること、(e)窒化ケイ素、アモルファスシリコン、又はアモルファスシリコン−ゲルマニウム合金を含むリング共振層を、アニールされたサンドイッチ型導波路構成体の上に堆積させること、及び(f)リングをリング共振層の中にパターン化すること、を含む。]
[0011] 更に別の態様では、本発明は、二酸化ケイ素の下部クラッディング層上にパターン化されたコア層を含むリッジ導波路又はチャネル導波路を提供し、コア層は、窒化ケイ素、アモルファスシリコン、又はアモルファスシリコン−ゲルマニウム合金を含み、約1.6〜約4.6の屈折率を有し、本質的に亀裂がないものである。]
[0012] 本明細書において使用される時、
「二酸化ケイ素」とは、SiO2を意味し、ホウ素、リン、フッ素、チタン、アルミニウム、ジルコニウムなど、及びそれらの組み合わせのような要素で必要に応じてドープされている。]
[0013] 「窒化ケイ素」は、Si3N4、及びSiOxNyの化学式で表される酸窒化ケイ素化合物を含み、式中0<y<4/3及び0<x<2であり、
「本質的に亀裂がない」とは、光学顕微鏡を使って見た時に直径4インチ(10cm)のウェハ内でコア層に亀裂がないことを意味する。]
図面の簡単な説明

[0014] 概略的側面図を使った、リッジ導波路を作製する従来の方法。
概略的側面図を使った、リッジ導波路を作製する従来の方法。
概略的側面図を使った、リッジ導波路を作製する従来の方法。
概略的側面図を使った、リッジ導波路を作製する従来の方法。
概略的側面図を使った、リッジ導波路を作製する従来の方法。
概略的側面図を使った、本発明のリッジ導波路を作製する方法。
概略的側面図を使った、本発明のリッジ導波路を作製する方法。
概略的側面図を使った、本発明のリッジ導波路を作製する方法。
概略的側面図を使った、本発明のリッジ導波路を作製する方法。
概略的側面図を使った、本発明のリッジ導波路を作製する方法。
概略的側面図を使った、本発明のチャネル導波路を作製する方法。
概略的側面図を使った、本発明のチャネル導波路を作製する方法。
概略的側面図を使った、本発明のチャネル導波路を作製する方法。
概略的側面図を使った、本発明のチャネル導波路を作製する方法。
概略的側面図を使った、本発明のチャネル導波路を作製する方法。
実施例1のリング共振器の受信電力対波長のプロット。
比較実施例1のリング共振器の受信電力対波長のプロット。]
[0015] 本発明の導波路は、図2(a)〜2(e)及び図3(a)〜3(e)に図示されている方法を用いて作製することができる。図2(a)〜2(e)に図示されている方法は、リッジ導波路の作製を示している。まず、図2(a)に示されているように、下部クラッディング層20(例えば、二酸化ケイ素の下部クラッディング層)が基板22(例えば、シリコンウェハ基板)の上に堆積される。それから、図2(b)に示されているように、窒化ケイ素又はアモルファスシリコンのコア層24が下部クラッディング層20の上に堆積される。次に、図2(c)に示されているように、コア層24がリッジパターンでパターン化される。それから、図2(d)に示されているように、上部クラッディング層26(例えば、二酸化ケイ素の上部クラッディング層)が、パターン化されたコア層24の上に堆積される。最後に、図2(e)に描かれているように、導波路がアニールされる28。図3(a)〜3(e)は、チャネル導波路の作製を図示している。チャネル導波路を作製する方法は、コア層がチャネル34の周りで完全にエッチングされる(図3(c)に示されているように)のを除いては、本質的にはリッジ導波路を作製する方法と同じである。]
[0016] 本発明の導波路は、基板上で支持された導波路構成体を含んでいる。基板は通常、シリコン、サファイア、又は溶融石英のような市販の材料で構成されている。好ましくは、基板はシリコンウェハである。]
[0017] 導波路構成体は、低屈折率の下部クラッディング層(即ち、コア層の屈折率よりも低い屈折率を有する材料を含んだクラッディング層)の上に高屈折率の窒化ケイ素、アモルファスシリコン、又はアモルファスシリコン−ゲルマニウム合金のコア層を含む。導波路構成体は、コア層が低屈折率の下部クラッディング層と低屈折率の上部クラッディングとの間に挟まれたサンドイッチ型導波路構成体であることが好ましい。]
[0018] 下部クラッディング層は、例えば、二酸化ケイ素、酸化ジルコニウム、酸化アルミニウム、フッ化マグネシウム、低屈折率でドープされたシリカ(例えば、ホウ素、リン、又はフッ素でドープされたシリカ)などの相対的に低い屈折率のアモルファス材を含む。下部クラッディング層は、二酸化ケイ素を含むのが好ましい。下部クラッディング層は、約1.3〜約1.5の屈折率を有するのが好ましい。下部クラッディング層は当該技術分野において既知の方法によって基板上に堆積されることが可能である。例えば、下部クラッディング層は、PECVD、大気圧化学気相堆積(APCVD)、又は低圧化学気相堆積(LPCVD)などの化学気相堆積(CVD)プロセス、スパッタリング、蒸発、電子ビーム蒸発、分子線エピタキシー、及びパルスレーザー堆積などの物理気相堆積(PVD)プロセス、火炎加水分解堆積(FHD)、並びにゾル−ゲルプロセスを用いて堆積することができる。下部クラッディング層はPECVDを用いて堆積されるのが好ましい。]
[0019] 通常は、下部クラッディング層は約0.5μm〜約50μmの厚さを有する(好ましくは、約0.5〜約3μm)。]
[0020] コア層は、窒化ケイ素、アモルファスシリコン、又はアモルファスシリコン−ゲルマニウム合金(好ましくは、窒化ケイ素又はアモルファスシリコン、より好ましくは、窒化ケイ素)を含む。コア層が窒化ケイ素を含む場合、コア層の窒素含有率は通常約20mol%を超える。好ましくは、コア層は約1.6〜4.6、より好ましくは約1.6〜約3.8、最も好ましくは約1.6〜約2.0の屈折率を有する。コア層は、上述された堆積技術のいずれかを用いて下部クラッディング層の上に堆積することができる。好ましくは、コア層はPECVDを用いて堆積する。]
[0021] 通常、コア層は約0.1μm〜約2μm(好ましくは、約0.1μm〜約1μm)の厚さを有する。]
[0022] コア層は、例えば、フォトリソグラフィ及び反応性イオンエッチング(RIE)による、又はイオンビームエッチングによる(好ましくは、フォトリソグラフィ及びRIE)ような、当該技術分野において既知のパターン化技術を用いてパターン化できる。通常、リッジ又はチャネルは、約0.5μm〜約7μmの幅を有する。]
[0023] コア層がパターン化された後で、その上に任意の上部クラッディング層を堆積してもよい。上部クラッディング層は、例えば、二酸化ケイ素、酸化ジルコニウム、酸化アルミニウム、フッ化マグネシウム、低屈折率でドープされたシリカ(例えば、ホウ素、リン、又はフッ素でドープされたシリカ)などの相対的に低い屈折率のアモルファス材を含む。好ましくは、上部クラッディング層は二酸化ケイ素を含む。好ましくは、下部クラッディング層は約1.3〜約1.5の屈折率を有する。下部クラッディング層は、上述されたもののような当該技術分野において既知の方法によって基板上に堆積することができる。通常、上部クラッディング層は、約0.05μm〜約50μm(好ましくは、約0.05μm〜約3μm)の厚さを有する。]
[0024] 導波路構成体は、コア層がパターン化された後で(又はもし導波路構成体がサンドイッチ型の構成体であれば、上部クラッディング層が堆積された後で)アニールすることができる。本発明の方法は、従来のプロセスよりも低温でのアニーリングを可能にし、それ故、応力誘起複屈折が小さい導波路を提供する。例えば、サンドイッチ型導波路を約600℃〜約1000℃(好ましくは、約700℃〜約900℃)の温度で効果的にアニールすることができる。本発明の方法は、またアニーリングの時間を減らすことを可能にするので、生産コストを減らすことを可能にする。導波路を少なくとも約1時間(好ましくは、約2時間〜約4時間)アニールするのが好ましい。その結果として得られた導波路は、本質的に亀裂がなく、光通信用途で使用される波長において低い光学的損失を示す。好ましくは、導波路は、約1310nm〜約1565nmの波長において約0.15dB/cm未満(より好ましくは、約0.1dB/cm未満)の光学的損失を示す。]
[0025] 本発明の導波路は、例えばスプリッター、スイッチ、光ファイバー、方向性結合器などのような光通信用途向け、又は光バイオセンサー向けの様々なデバイスを作製するのに使用することができる。]
[0026] 本発明の目的及び利点は以下の実施例によって更に例示されているが、それらの実施例に列挙されている特定の材料及びその量、並びに他の条件及び詳細は、本発明を不当に制限するものと解釈されるべきではない。]
[0027] 実施例1:(アニールされた)SiO2/SiNリッジ/SiO2サンドイッチ型のリング共振器
本発明は、直径100μmの縦に結合したリング共振器を作製することによって実施説明されている。リング共振器は、以下のように作製された。]
[0028] 屈折率1.46を持つ厚さ3μmのホウリンケイ酸ガラス(BPSG)下部クラッディング層が、0.5mmのSiウェハ(100)(Siウェハは、モントコ・シリコン・テクノロジーズ社、スプリングシティ、ペンシルベニア州(Montco Silicon Technologies, Inc., SpringCity, PA)から入手した)上に、表1に記載されている以下のパラメーターを使ってプラズマ化学気相堆積法(PECVD、オックスフォード・インストルメンツ、ヤットン、英国(Oxford Instruments, Yatton, UK)から入手可能なモデル・プラズマラボ(商標)システム100))によって堆積された。]
[0029] ]
[0030] BPSG下部クラッディング層がSiウェハ上に形成された後、サンプルはランプ速度5℃/分で火炉中で1080℃まで加熱され、BPSGをリフローさせるために約4時間その温度に保たれた。熱処理の後、厚さ250nmのSiNのコア層は、表2で説明されている以下のパラメーターを使ったPECVDによってBPSG下部クラッディング層上に堆積された。]
[0031] ]
[0032] SiNのコア層の屈折率はメトリコン・モデル2010プリズムカプラー(Metricon Model 2010 Prism Coupler)(メトリコン社,ペニングトン、ニュージャージー州(Metricon Corporation, Pennington, NJ))を使って計測され、2と計測された。]
[0033] SiNのコア層の堆積が完了した後、以降「PR」と呼ばれるポジ型フォトレジスト(エレクトロニック・マテリアルズ社、スパータンバーグ、サウスカロライナ州(Electronic Materials Inc., Spartanburg, SC)から入手可能なシップリー(Shipley)PR1813)が、スピンコーティングによってSiNのコア層上にコーティングされた。PR層は導波路パターンマスク及び標準フォトリソグラフィ技術を使ってパターン化された。次に、導波路のコア層をエッチングしリッジ導波路のコアを形成するために、エッチングプロセスが実施された。反応性イオンエッチング(RIE、モデル・プラズマラボ(商標)システム100、オックスフォード・インストルメンツ、ヤットン、英国(Oxford Instruments, Yatton, UK)から入手可能)が、表3で説明されている以下の条件に従って実施された。導波路は名目上、幅2.5μmであり、エッチングの深さは50〜200nmであった。]
[0034] ]
[0035] イオンエッチングの次に、厚さ100nmのSiO2上部クラッディング層を、パターン化された導波路上に堆積してSiO2/SiNリッジ/SiO2サンドイッチ型導波路構成体を形成した。SiO2の上部クラッディング層は、表4に説明されている以下の条件に従ってPECVDを使って堆積された。]
[0036] ]
[0037] 結果として生じたサンプルは火炉の中に入れられ、暖冷速度2℃/分を使って800℃の温度で5時間空気中でアニールされた。導波路には光学顕微鏡で見て亀裂がなかった。]
[0038] サンドイッチ型導波路をアニールした後、リング共振器を上部クラッディング層上に作製した。これは、表2で説明されているのと同じ堆積パラメーターを使って、厚さ250nmのSiN層をSiO2/SiNリッジ/SiO2のサンドイッチ型導波路に堆積することによって行われた。直径100μmのリングは、リングマスクを使った標準フォトリソグラフィプロセスによって画定され、その後、表3で説明されているのと同じエッチングパラメーターを使って、反応性イオンエッチング(RIE)が続いた。PRのエッチングの後、個々のチップが光学的測定のために切断され、研磨された。光学的測定は、ヌフォトン(Nuphoton)NP2500−ASE(ヌフォトン・テクノロジーズ社、ムリエタ、カリフォルニア州(Nuphoton Technologies, Inc., Murrieta, CA))を光源として及びJDSユニフェイズ(Uniphase)PS3 PDLマルチメーター(JDSユニフェイズ社、ミルピタス、カリフォルニア州)(JDS Uniphase Corporation, Milpitas, CA))を検出器として使って得られた。100μmのリングのリング共振器の受信電力対波長のプロットが、図4に示されている。相対的に平坦な曲線が観察された。1495nm〜1555nmの波長では、吸収が最小限であった。] 図4
[0039] 比較実施例1:(アニーリングなしの)SiO2/SiNリッジ/SiO2サンドイッチ型のリング共振器
別のサンプルが、導波路がアニールされなかったこと以外は実施例1に説明されているプロセスを使って作製された。100μmのリングのリング共振器の受信電力対波長のプロットは、図5に示されている。このサンプルでは、N−H及びSi−Hの振動倍音吸収のために1495nm〜1555nmの波長において強い導波路吸収が観測された。] 図5
[0040] 比較実施例2:(パターン化なしで、アニールされた)平面SiONコア層の作製
厚さ700nmのSiONのコア層が、表5に説明されている以下のパラメーターを使ってPECVDによっていくつかのSiウェハ上に堆積された。]
[0041] ]
[0042] SiNコア層の屈折率はメトリコン(Metricon)モデル2010プリズムカプラーを使って計測され、1.78と計測された。]
[0043] 比較実施例2のSiONコア層は火炉中でランプ速度2℃/分で600℃、700℃、800℃、900℃、及び1000℃で30分間アニールされた。]
[0044] 実施例2及び3:(パターン化され、アニールされた)リッジSiONコア層の作製
比較実施例2で説明されているように準備されたSiONコーティングの厚さ700nmの層でコーティングされたSiウェハのいくつかがPRでコーティングされ、そのPR層は導波路パターンマスク及び標準フォトリソグラフィ技術を使ってパターン化された。リッジ導波路コア(実施例2では100μmリッジ、実施例3では50μmリッジ)を形成するために、表3に説明されている条件に従って、反応性イオンエッチングが実施された。]
[0045] 実施例2及び3のSiONコア層は、火炉中でランプ速度2℃/分で600℃、700℃、800℃、900℃、及び1000℃で30分間アニールされた。SiONコア層には光学顕微鏡を使用して観察した時に亀裂がなかった。]
[0046] 比較実施例3:(パターン化なしで、アニーリングなしの)平面SiONコア層の作製
比較実施例3のサンプルは、それらがアニールされなかった以外は比較実施例2と同じやり方で調製された。]
[0047] 比較実施例4及び5:(パターン化され、アニーリングなしの)平面及びリッジSiONコア層の作製
比較実施例4及び5のサンプルは、それらがアニールされなかった以外は実施例2の材料と同じやり方で調製された。反応性イオンエッチングは、リッジ導波路コア(比較実施例4では100μmリッジ、比較実施例5では50μmリッジ)を形成するために、表3で説明されている条件に従って実施された。]
[0048] フーリエ変換赤外(FTIR)分析
比較実施例2、3、4、及び5、並びに実施例2及び3は、ニコレット・マグナIR(Nicolet Magna-IR)750分光計シリーズII(ニコレット・アナリティカル・インストルメンツ、マディソン、ウィスコンシン州(Nicolet Analytical Instruments, Madison, WI))を使用するFTIR分光法によって分析された。3357cm−1前後の小さなピークが、N−H振動モードに割り当てられている。表6は、サンプルのSiOn層のN−Hピーク(3357cm−1)の下部領域を示している。]
[0049] ]
[0050] 実施例4:(アニールされた)SiO2/a−Siリッジ/SiO2サンドイッチ型のリング共振器
1.46の屈折率を持つ厚さ3μmのホウリンケイ酸塩ガラス(BPSG)の下部クラッディング層が、0.5mmのSiウェハ(100)(Siウェハはモントコ・シリコン・テクノロジーズ社、スプリングシティ、ペンシルベニア州(Montco Silicon Technologies, Inc., SpringCity, PA)から入手した)上に、表1に記載されているパラメーターを使ってプラズマ化学気相堆積法(PECVD、オックスフォード・インストルメンツ、ヤットン、英国(Oxford Instruments, Yatton, UK)から入手可能なモデル・プラズマラボ(商標)(Model PlasmaLab(商標))システム100))によって堆積された。]
[0051] Siウェハ上にBPSG層が形成された後、サンプルは火炉中でランプ速度5℃/分で1080℃まで加熱され、BPSGをリフローさせるために約4時間その温度に保たれた。熱処理後、厚さ250nmのアモルファスシリコン(a−Si)コア層が、表7で説明されている以下のパラメーターを使ってPECVDによってBPSG下部クラッディング層上に堆積された。]
[0052] ]
[0053] a−Siコア層の堆積が完了した後、以降「PR」と呼ばれるポジ型フォトレジスト(エレクトロニック・マテリアルズ社、スパータンバーグ、サウスカロライナ州(Electronic Materials Inc., Spartanburg, SC)から入手可能なシップリーPR1813(Shipley PR1813))がスピンコーティングによってa−Siコア層に塗布された。PR層は導波路パターンマスク及び標準フォトリソグラフィ技術を使ってパターン化された。導波路コア層をエッチングし、リッジ導波路コアを形成するために、エッチングプロセスを実施した。反応性イオンエッチング(RIE、モデル・プラズマラボ(Model PlasmaLab)(商標)システム100、オックスフォード・インストルメンツ、ヤットン、英国(Oxford Instruments, Yatton, UK)から入手可能)が、表3で説明されている条件に従って実施された。導波路は名目上、幅2.5μmであり、エッチングの深さは50〜200nmであった。]
[0054] イオンエッチングの後に、厚さ100nmのSiO2の上部クラッディング層を、パターン化された導波路上に堆積してSiO2/a−Siリッジ/SiO2のサンドイッチ型導波路構成体を形成した。SiO2の上部クラッディング層は、表4に説明されている条件に従ってPECVDを使って堆積された。]
[0055] その結果生じた導波路サンプルは火炉の中に入れられ、暖冷速度2℃/分を使って800℃で5時間空気中でアニールされた。アニーリング後、導波路には光学顕微鏡で観察した時に亀裂がなかった。]
実施例

[0056] 本発明の範囲及び趣旨から逸脱することなく本発明に対する様々な修正及び変更が当業者には明らかになるであろう。本発明は、本明細書に説明されている発明の例示的な実施形態及び実施例によって不当に制限されるものではなく、そのような実施例及び実施形態は例としてのみ提示されるものであり、本発明の範囲は、以下に説明される特許請求の範囲によってのみ制限されるものであることを理解すべきである。]
权利要求:

請求項1
導波路を作製する方法であって、(a)基板と、前記基板上の下部クラッディング層と、前記下部クラッディング層上に窒化ケイ素、アモルファスシリコン、又はアモルファスシリコン−ゲルマニウム合金を含むコア層と、を含む導波路構成体を提供すること、(b)前記コア層をパターン化すること、及び(c)前記導波路構成体をアニールすること、を含む、方法。
請求項2
前記コア層をパターン化した後かつ前記導波路構成体をアニールする前に、上部クラッディング層を前記コア層上に堆積させることを更に含む、請求項1に記載の方法。
請求項3
前記基板がシリコンウェハである、請求項1又は2に記載の方法。
請求項4
前記下部クラッディング層が二酸化ケイ素を含む、請求項1〜3のいずれか一項に記載の方法。
請求項5
前記下部クラッディング層が、約0.5μm〜約50μmの厚さを有する、請求項1〜4のいずれか一項に記載の方法。
請求項6
前記下部クラッディング層が、約0.5μm〜約3μmの厚さを有する、請求項5に記載の方法。
請求項7
前記コア層が、0.1μm〜約1μmの厚さを有する、請求項1〜6のいずれか一項に記載の方法。
請求項8
前記上部クラッディング層が、約0.05μm〜約50μmの厚さを有する、請求項2に記載の方法。
請求項9
前記上部クラッディング層が、約0.05μm〜約3μmの厚さを有する、請求項8に記載の方法。
請求項10
前記コア層が、約1.6〜約4.6の屈折率を有する、請求項1〜9のいずれか一項に記載の方法。
請求項11
前記コア層が、約1.6〜約3.8の屈折率を有する、請求項10に記載の方法。
請求項12
前記コア層が、窒化ケイ素又はアモルファスシリコンを含み、前記コア層の窒素含有率が、約20mol%より大きい、請求項1〜11のいずれか一項に記載の方法。
請求項13
前記コア層のパターン化が、フォトリソグラフィ及び反応性イオンエッチングを含む、請求項1〜12のいずれか一項に記載の方法。
請求項14
前記コア層のパターン化が、前記コア層内のリッジをパターン化することを含む、請求項1〜12のいずれか一項に記載の方法。
請求項15
アニーリングが、約600℃〜約1000℃の温度で行われる、請求項1〜14のいずれか一項に記載の方法。
請求項16
アニーリングが、約700℃〜約900℃の温度で行われる、請求項15に記載の方法。
請求項17
二酸化ケイ素の下部クラッディング層上にパターン化されたコア層を含む導波路であって、前記コア層は、窒化ケイ素、アモルファスシリコン、又はアモルファスシリコン−ゲルマニウム合金を含み、約1.6〜約4.6の屈折率を有し、本質的に亀裂がなく、リッジ導波路又はチャネル導波路である、導波路。
請求項18
前記パターン化されたコア層上に二酸化ケイ素の上部クラッディング層を更に含む、請求項17に記載の導波管。
請求項19
前記導波路が、約1310nm〜約1565nmの波長において約0.15dB/cm未満の光学的損失を示す、請求項17又は18に記載の導波管。
請求項20
前記導波管がリッジ導波路である、請求項17〜19のいずれか一項に記載の導波路。
請求項21
前記導波管はチャネル導波路である、請求項17〜19のいずれか一項に記載による導波路。
請求項22
リング共振器を作製する方法であって、(a)基板と、前記基板上の下部クラッディング層と、前記下部クラッディング層上に窒化ケイ素、アモルファスシリコン、又はアモルファスシリコン−ゲルマニウム合金を含むコア層と、を含む導波路構成体を提供すること、(b)前記コア層をパターン化すること、(c)上部クラッディング層を前記コア層上に堆積してサンドイッチ型導波路構成体を提供すること、(d)前記サンドイッチ型導波路構成体をアニールすること、(e)窒化ケイ素、アモルファスシリコン、又はアモルファスシリコン−ゲルマニウム合金を含むリング共振層を、前記アニールされたサンドイッチ型導波路構成体の上に堆積させること、及び(f)リングを前記リング共振層の中にパターン化すること、を含む、方法。
类似技术:
公开号 | 公开日 | 专利标题
Ding et al.2014|Fully etched apodized grating coupler on the SOI platform with− 0.58 dB coupling efficiency
Muneeb et al.2013|Demonstration of Silicon-on-insulator mid-infrared spectrometers operating at 3.8 μm
Kinsey et al.2014|Experimental demonstration of titanium nitride plasmonic interconnects
US5483613A|1996-01-09|Optical device with substrate and waveguide structure having thermal matching interfaces
US9031373B2|2015-05-12|Lightwave circuit and method for manufacturing same
Bona et al.2003|SiON high-refractive-index waveguide and planar lightwave circuits
CN1302302C|2007-02-28|提供光学质量硅表面的方法
US8111965B2|2012-02-07|Waveguide for thermo optic device
US6949392B2|2005-09-27|Integrated optical circuit with dense planarized cladding layer
US6850683B2|2005-02-01|Low-loss waveguide and method of making same
Wörhoff et al.1999|Plasma enhanced chemical vapor deposition silicon oxynitride optimized for application in integrated optics
Ay et al.2004|Comparative investigation of hydrogen bonding in silicon based PECVD grown dielectrics for optical waveguides
US6768856B2|2004-07-27|High germanium content waveguide materials
US20060182394A1|2006-08-17|Spot-size transformer, method of producing spot-size transformer and waveguide-embedded optical circuit using spot-size transformer
US20050199013A1|2005-09-15|Use of amorphous carbon film as a hardmask in the fabrication of optical waveguides
US7372121B2|2008-05-13|GeBPSG top clad for a planar lightwave circuit
US7831123B2|2010-11-09|Microphotonic waveguide including core/cladding interface layer
EP1425615B1|2017-03-29|Low-loss optical devices
CA1308279C|1992-10-06|Optical waveguide device
Harke et al.2005|Low-loss singlemode amorphous silicon waveguides
US7142759B2|2006-11-28|Surface waveguide and method of manufacture
JP2004503799A|2004-02-05|グレーデッドインデックス導波路
KR20040066894A|2004-07-27|SiGeC 도파관과 같은 도파관 및 그 제조 방법
Shao et al.2016|Ultra-low temperature silicon nitride photonic integration platform
US20030183825A1|2003-10-02|Method and apparatus for incorporating a low contrast interface and a high contrast interface into an optical device
同族专利:
公开号 | 公开日
US20100260462A1|2010-10-14|
US8538223B2|2013-09-17|
CN101910899A|2010-12-08|
EP2217956A1|2010-08-18|
WO2009073403A1|2009-06-11|
引用文献:
公开号 | 申请日 | 公开日 | 申请人 | 专利标题
法律状态:
2012-02-07| A300| Application deemed to be withdrawn because no request for examination was validly filed|Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20120207 |
优先权:
申请号 | 申请日 | 专利标题
[返回顶部]